(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-70281

(43)公開日 平成10年(1998) 3月10日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ		技術表示箇所
H01L	29/786			H01L 29/78	616K	
	21/336				3 O 1 X	
	29/78				616T	
					619A	

請求項の数10 FD (全 4 頁) 審査請求有

(21)出願番号 特顏平9-178944

(22)出願日 平成9年(1997)6月19日

(31)優先檔主張番号 1996P26373

(32)優先日 1996年6月29日

(33)優先権主張国 韓国(KR)

(71)出顧人 591024111

現代電子産業株式会社

大韓民国京畿道利川市夫鉢邑牙美里山136

-1

(72) 発明者 金 載 甲

大韓民国 京畿道 利川市 葛山里 606

現代アパート 203-206


(74)代理人 弁理士 斎藤 栄一

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 本発明の目的は配線の密度を減らすことによ り、高集積化を達成することのでき、且つ生産性を向上 させることのできるSOI構造の半導体装置及びその製 造方法を提供することにある。

【解決手段】 ウェーハ上に絶縁膜及び半導体層が順次 積層されたSOI構造の基板を備える、本発明による半 導体装置は、前記半導体層上に形成されたゲート絶縁膜 及びゲートと、前記ゲート両側の半導体層内にそれぞれ 形成された第1及び第2不純物拡散領域と、前記基板の 全面に形成され前記第1不純物拡散領域の所定部分を露 出させる第1コンタクトホールを備えた層間絶縁膜と、 前記第2不純物拡散領域及び前記ウェーハの所定部分を 同時に露出させる第2コンタクトホールと、前記第1コ ンタクトホールを诵じて前記第1不純物拡散領域と電気 的にコンタクトされた第1配線層と、前記第2コンタク トホールを通じて前記第2不純物拡散領域及び前記ウェ ーハの所定部分と同時に電気的にコンタクトされた第2 配線層とを含む。



【特許請求の範囲】

【請求項1】 ウェーハ上に絶縁膜及び半導体層が順次 積層された構造の基板を備える半導体装置において、 前記半導体層上に形成されたゲート絶縁膜及びゲート と、

前記ゲート両側の半導体層内にそれぞれ形成された第1 及び第2不純物拡散領域と、

前記基板の全面に形成され、前記第1不純物拡散領域の 所定部分を露出させる第1コンタクトホールと、前記第 2不純物拡散領域及び前記ウェーハの所定部分を同時に 10 露出させる第2コンタクトホールとが備えられた層間絶

前記第1コンタクトホールを通じて前記第1不純物拡散 領域と電気的にコンタクトされた第1配線層と、

前記第2コンタクトホールを通じて前記第2不純物拡散 領域及び前記ウェーハの所定部分とを同時に電気的にコ ンタクトする第2配線層とを含むことを特徴とする半導 体装置。

【請求項2】 前記第1不純物拡散領域はドレイン領域 であり、前記第2不純物拡散領域はソース領域であるこ 20 とを特徴とする請求項1記載の半導体装置。

【請求項3】 前記第2配線層は前記ソース領域と同時 に接続された配線であることを特徴とする、請求項2記 載の半導体装置。

【請求項4】 前記第1不純物拡散領域はソース領域で あり、前記第2不純物領域はドレイン領域であることを 特徴とする、請求項1記載の半導体装置。

【請求項5】 前記第2配線層は前記ドレイン領域と同 時に接続された配線であることを特徴とする、請求項4 記載の半導体装置。

【請求項6】 ウェーハ上に絶縁膜及び半導体層が順次 積層された構造の基板が備えられ、前記基板上に絶縁膜 及びゲートが形成されると共に、前記ゲート両側の前記 半導体層内に第1及び第2不純物拡散領域が形成された 半導体装置の製造方法において、

前記基板の全面に層間絶縁膜を形成する工程と、

前記層間絶縁膜をエッチングして前記第1不純物拡散領 域の所定部分を露出される第1コンタクトホールと、前 記第2不純物拡散領域及び前記ウェーハの所定部分を同 時に露出させる第2コンタクトホールとを形成する工程 40 と、

前記第1及び第2コンタクトホールに埋め込まれるよう に前記層間絶縁膜上に金属層を形成する工程と、

前記金属層をパターニングして前記第1コンタクトホー ルを通じて前記第1不純物拡散領域とコンタクトする第 1金属配線層と、前記第2コンタクトホールを通じて前 記第2不純物拡散領域及び前記ウェーハの所定部分と同 時にコンタクトする第2金属配線層とを形成する工程と を含むことを特徴とする半導体装置の製造方法。

であり、前記第2不純物拡散領域はソース領域であるこ とを特徴とする、請求項6記載の半導体装置の製造方

【請求項8】 前記第2金属配線層は前記ソース領域と 同時に接続された配線であることを特徴とする半導体装 置の製造方法。

【請求項9】 前記第1不純物拡散領域はソース領域で あり、前記第2不純物拡散領域はドレイン領域であるこ とを特徴とする、請求項6記載の半導体装置の製造方 法。

【請求項10】 前記第2金属配線層は前記ドレイン領 域と同時に接続された配線であることを特徴とする、請 求項9記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は半導体装置及びその 製造方法に係り、特に高集積化に対応することのできる SOI (Silicon On Insulator) 構造の半導体装置及びそ の製造方法に関する。

[0002]

【従来の技術】半導体基板内のウェルに素子が形成され るCMOS装置から見られるように、PN接合分離構造 では寄生MOSトランジスタや寄生バイポーラトランジ スタなどの能動的寄生効果が発生する。これによってラ ッチアップ(latch-up)現象が発生してデバイスが破壊さ れるか、ソフトエラーなどの問題が生じる。このような 問題を解決すると共に高集積化のために、SOI構造の 半導体装置が開発されている。SOI構造とは半導体基 板上に絶縁膜が備えられ、この絶縁膜上に素子が形成さ れることのできる半導体層が積層された構造のことであ 30 って、半導体基板と素子の形成されている領域が絶縁膜 によって完全に分離される。従って、完全な素子分離及 び高速動作が可能である。

【0003】図1は従来のSOI構造のMOSトランジ スタを示す断面図である。

【0004】図1に示すように、ウェーハ1上に絶縁膜 2及び半導体層3が順次積層されてSOI構造の基板が 形成され、半導体層3上にフィールド酸化膜4が形成さ れ、フィールド酸化膜4の間の半導体層3上にゲート絶 縁膜5及びゲート6が形成される。半導体層3にソース 及びドレイン領域7a,7bが形成され、このソース及 びドレイン領域7a,7bの所定部分を露出させるコン タクトホールを備える層間絶縁膜8が基板の全面に形成 される。そして、前記コンタクトホールを通じて露出さ れたソース及びドレイン領域7a.7bとコンタクトす るソース及びドレイン電極9a、9bが形成される。

[0005]

【発明が解決しようとする課題】上述されたSOI構造 のMOSトランジスタでは、ソース或いはドレイン電極 【請求項7】 前記第1不純物拡散領域はドレイン領域 50 9a,9bが別々の配線を通じて他のMOSトランジス

10

20

タのそれぞれのソース或いはドレイン電極と共にVSS 或いはVDDに接続される。

【0006】しかし、VSS或いはVDD配線は、半導 体装置の高集積化に応じて配線の密度が大きくなるの で、高集積化の妨げとなる。尚、生産工程時に高い配線 密度のため収率が減少する。

【0007】従って、本発明の目的は配線の密度を減ら すことにより、高集積化を達成することのでき、且つ生 産性を向上させることのできるSOI構造の半導体装置 及びその製造方法を提供することにある。

[0008]

【課題を解決するための手段】上記目的を達成するため に、本発明による半導体装置はウェーハ上に絶縁膜及び 半導体層が順次積層されたSOI構造の基板を備える。 そして、半導体層上にゲート絶縁膜及びゲートが形成さ れ、ゲート両側の半導体層に第1及び第2不純物拡散領 域が形成される。層間絶縁膜が基板全面に形成されてゲ ートと第1及び第2不純物拡散領域を絶縁する。層間絶 縁膜は、第1不純物拡散領域の所定部分を露出させる第 1コンタクトホールと、第2不純物拡散領域及びウェー ハの所定部分を同時に露出させる第2コンタクトホール とが備えられる。第1配線層が第1コンタクトホールを 通じて第1不純物拡散領域と電気的にコンタクトされ、 第2配線層が第2コンタクトホールを通じて第2不純物 拡散領域及び前記ウェーハの所定部分と同時に電気的に コンタクトされる。

【0009】また、上記目的を達成するために、本発明 によれば、ウェーハ上に絶縁膜及び半導体層が順次積層 されたSOI構造の基板が備えられ、基板上に絶縁膜及 びゲートが形成されると共に、ゲート両側の半導体層内 に第1及び第2不純物拡散領域が形成された半導体装置 の製造方法において、まず基板全面に層間絶縁膜が形成 され、層間絶縁膜がエッチングされて第1不純物拡散領 域の所定部分を露出させる第1コンタクトホールと、第 2不純物拡散領域及びウェーハの所定部分を同時に露出 させる第2コンタクトホールが形成される。そして、第 1及び第2コンタクトホールに埋め込まれるように層間 絶縁膜上に金属層が形成され、金属層がパターニングさ れて第1コンタクトホールを通じて第1不純物拡散領域 とコンタクトする第1金属配線層と、第2コンタクトホ ールを通じて第2不純物拡散領域及びウェーハの所定部 分を同時にコンタクトする第2金属配線層とが形成され

【0010】前記構成から成る本発明によると、一側の 不純物拡散領域がウェーハ内で接続されることにより、 ウェーハの所定部分と、ウェーハ内の他のアクティブ領 域の不純物拡散領域とが接続され、配線の密度が減少す る。

[0011]

発明の実施例によるSOI構造のMOSトランジスタの 製造方法を説明する。

【0012】図2に示すように、ウェーハ21上に絶縁 膜22が形成され、絶縁膜22上に半導体層23が積層 されて、SOI構造の基板200が形成される。ウェー ハ21はシリコン基板であり、ウェーハ21と半導体層 23は第1導電型、例えばP型或いはN型の不純物がド ーピングされている。この際、P型不純物がドーピング される場合にはBイオンが用いられ、ドーピング濃度は 5×10¹⁶乃至5×10¹⁸ions/cm³ となるようにす る。尚、N型不純物がドーピングされる場合にはPイオ ンが用いられ、ドーピング濃度は5×10¹⁵乃至5×1 0^{18} ions/cm³ となるようにする。

【0013】図3に示すように、半導体層23の所定部 分に素子間分離のためのフィールド酸化膜24が形成さ れてMOSトランジスタのアクティブ領域が定められ る。基板上に絶縁膜及びポリシリコン膜が順次蒸着され パターニングされて、フィールド酸化膜24の間の半導 体層23上にゲート絶縁膜25及びゲート26が形成さ れる。

【0014】図4に示すように、ゲート26両側の半導 体層23に、第1導電型と反対導電型である第2導電 型、例えばP型或いはN型不純物の注入で、半導体層 2 3内に不純物拡散領域27a、27bが形成される。こ の不純物拡散領域27a,27bはMOSトランジスタ のソース及びドレイン領域として作用する。

【0015】図5に示すように、図4の構造上に層間絶 縁膜28が形成される。その後、層間絶縁膜28上部に フォトリソグラフィ技術によって所定のマスクパターン Mが形成される。

【0016】図6に示すように、マスクパターンMをエ ッチングマスクとして利用するエッチング工程によっ て、層間絶縁膜28がエッチングされる。これによっ て、不純物拡散領域27a,27bの所定部分が露出さ れると共に、一側の不純物拡散領域27bに近接したフ ィールド酸化膜24と、このフィールド酸化膜24下部 の絶縁膜22とがエッチングされてウェーハ21の所定 部分が露出されることにより、コンタクトホール29 a, 29bが形成される。

【0017】図7に示すように、マスクパターンMが除 去された後、コンタクトホール29a,29bに埋め込 まれるように層間絶縁膜28上に金属層が蒸着される。 前記金属層がパターニングされて、露出された不純物拡 散領域27aとコンタクトされる第1金属配線層30a と、露出された不純物拡散領域27b及びウェーハ21 とコンタクトされる第2金属配線層30bとが形成され る。

[0018]

【発明の効果】上述した実施例から分かるように、本発 【発明の実施の形態】以下、図2乃至図7を参照して本 50 明によれば、一側の不純物拡散領域、例えばソース領域

BEST AVAILABLE COPY

(4)

特開平10-70281

ンジスタの製造方法を示す断面図である。

【図4】本発明の実施例によるSOI構造のMOSトラ ンジスタの製造方法を示す断面図である。

【図5】本発明の実施例によるSOI構造のMOSトラ ンジスタの製造方法を示す断面図である。

【図6】本発明の実施例によるSOI構造のMOSトラ ンジスタの製造方法を示す断面図である。

【図7】本発明の実施例によるSOI構造のMOSトラ ンジスタの製造方法を示す断面図である。

【符号の説明】

- 21 ウェーハ
- 22 絶縁膜
- 23 半導体層
- 24 フィールド酸化膜
- 25 ゲート絶縁膜
- 26 ゲート
- 26a、27b 不純物拡散領域
- 28 層間絶縁膜
- 29a、29b コンタクトホール

(或いはドレイン領域) がウェーハ内で同時に接続され ることにより、ウェーハを通じて他のアクティブ領域に 形成されたソース領域(或いはドレイン領域)と互いに 連結される。これによって、別度のVSS配線(或いは VDD配線) によるソース領域(或いはドレイン領域)

の連結が不要になって、VSS配線(或いはVDD配 線)の数が最少化される。

【0019】従って、配線の密度を減らすことにより、 半導体装置の高集積化を達成することができ、且つ生産 性を向上させる、即ち生産収率を増大させることもでき 10 る。

【0020】尚、本発明は前記実施例に限らず、本発明 の技術的な要旨から外れぬ範囲内で多様な変形が可能で ある。

【図面の簡単な説明】

【図1】従来のSOI構造のMOSトランジスタを示す 断面図である。

【図2】本発明の実施例によるSOI構造のMOSトラ ンジスタの製造方法を示す断面図である。

【図3】本発明の実施例によるSOI構造のMOSトラ 20 30a、30b 第1及び第2金属配線層

【図1】 【図2】 【図4】 【図5】 【図3】 【図7】

